



IFW

Attorney Docket  
33035M146

PATENT

**IN THE UNITED STATES PATENT AND TRADEMARK OFFICE**

Applicants : Tsukuru Katsuyama, et al.  
Serial No. : 10/822,142 Art Unit : 2811  
Filed : April 12, 2004 Examiner : To Be Assigned  
For : SEMICONDUCTOR SURFACE EMITTING DEVICE

**CLAIM FOR PRIORITY UNDER 35 U.S.C. §119**

Commissioner for Patents  
Washington, DC 20231

Sir :

The above-referenced patent application claims priority benefit from the foreign patent application listed below:

**Application No. 2003-283055, filed in JAPAN on July 30, 2003**

In support of the claim for priority, attached is a certified copy of the priority application.

Respectfully submitted,  
SMITH, GAMBRELL & RUSSELL, LLP

Michael A. Makuch, Reg. No. 32,263  
1850 M Street, NW – Suite 800  
Washington, DC 20036  
Telephone : 202/263-4300  
Facsimile : 202/263-4329

Date : August 20, 2004

日本国特許庁  
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて  
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed  
with this Office.

出願年月日 2003年 7月30日  
Date of Application:

出願番号 特願2003-283055  
Application Number:  
[ST. 10/C]: [JP 2003-283055]


願人 住友電気工業株式会社  
Applicant(s):

CERTIFIED COPY OF  
PRIORITY DOCUMENT

2004年 7月20日

特許庁長官  
Commissioner,  
Japan Patent Office

小川



【書類名】 特許願  
【整理番号】 103Y0364  
【提出日】 平成15年 7月30日  
【あて先】 特許庁長官殿  
【国際特許分類】 H01S 3/18  
H01S 5/125

【発明者】  
【住所又は居所】 神奈川県横浜市栄区田谷町 1 番地 住友電気工業株式会社横浜製作所内  
【氏名】 勝山 造

【発明者】  
【住所又は居所】 神奈川県横浜市栄区田谷町 1 番地 住友電気工業株式会社横浜製作所内  
【氏名】 橋本 順一

【特許出願人】  
【識別番号】 000002130  
【氏名又は名称】 住友電気工業株式会社

【代理人】  
【識別番号】 100088155  
【弁理士】  
【氏名又は名称】 長谷川 芳樹

【選任した代理人】  
【識別番号】 100089978  
【弁理士】  
【氏名又は名称】 塩田 辰也

【選任した代理人】  
【識別番号】 100092657  
【弁理士】  
【氏名又は名称】 寺崎 史朗

【選任した代理人】  
【識別番号】 100110582  
【弁理士】  
【氏名又は名称】 柴田 昌聰

【選任した代理人】  
【識別番号】 100108257  
【弁理士】  
【氏名又は名称】 近藤 伊知良

【手数料の表示】  
【予納台帳番号】 014708  
【納付金額】 21,000円

【提出物件の目録】  
【物件名】 特許請求の範囲 1  
【物件名】 明細書 1  
【物件名】 図面 1  
【物件名】 要約書 1  
【包括委任状番号】 0308433

**【書類名】 特許請求の範囲****【請求項 1】**

GaAs 半導体領域上に設けられ側面を有する第 1 導電型半導体領域と、  
前記第 1 導電型半導体領域上に設けられ側面を有する活性層と、  
前記活性層上に設けられ側面を有する第 2 導電型半導体層と、  
前記第 1 導電型半導体領域、前記活性層及び前記第 2 導電型半導体層に電流を流すための電流ブロック半導体領域と、  
第 1 の DBR 半導体層および第 2 の DBR 半導体層が交互に配列された第 1 の DBR 部と、  
第 3 の DBR 半導体層および第 4 の DBR 半導体層が交互に配列された第 2 の DBR 部とを備え、  
前記第 1 導電型半導体領域、前記活性層および前記第 2 導電型半導体層は、前記第 1 の DBR 部と前記第 2 の DBR 部との間に設けられており、  
前記電流ブロック半導体領域は、前記第 1 導電型半導体領域の前記側面上、前記活性層の前記側面上及び前記第 2 導電型半導体層の前記側面上に設けられ、  
前記活性層は、V 族として少なくとも窒素元素を含む III-V 系化合物半導体から構成されている、面発光型半導体素子。

**【請求項 2】**

第 1 のエリアと第 2 のエリアとを有する主面を備えており GaAs 半導体領域上に設けられた第 1 導電型半導体領域と、  
前記第 1 導電型半導体領域の前記第 1 のエリア上に設けられた活性層及び前記活性層上に設けられた第 2 導電型半導体層を含み側面を有するリッジ半導体部と、  
前記第 1 導電型半導体領域の前記第 2 のエリア上及び前記リッジ半導体部の側面上に設けられ前記リッジ半導体部に電流を流すための電流ブロック半導体領域と、  
第 1 の DBR 半導体層および第 2 の DBR 半導体層が交互に配列された第 1 の DBR 部と、  
第 3 の DBR 半導体層および第 4 の DBR 半導体層が交互に配列された第 2 の DBR 部とを備え、  
前記第 1 導電型半導体領域および前記リッジ半導体部は、前記第 1 の DBR 部と前記第 2 の DBR 部との間に設けられており、  
前記活性層は、V 族として少なくとも窒素元素を含む III-V 系化合物半導体から構成されている、面発光型半導体素子。

**【請求項 3】**

前記第 1 導電型半導体領域は、前記活性層及び前記第 2 導電型半導体層のエッチングのためのエッチング停止層として機能する材料から構成される、請求項 2 に記載の面発光型半導体素子。

**【請求項 4】**

前記活性層の前記 III-V 系化合物半導体は、III 族としてガリウム元素を少なくとも含むと共に V 族として少なくとも砒素元素を更に含む、請求項 1～請求項 3 のいずれかに記載の面発光型半導体素子。

**【請求項 5】**

前記活性層は、GaInNAs 半導体、GaAs 半導体、GaAsSb 半導体、GaAsP 半導体、GaAsSbP 半導体、GaInNAsSb 半導体、GaInNAsP 半導体、及び GaInNAsSbP 半導体の少なくともいずれかの半導体材料から構成されている、請求項 1～請求項 4 のいずれかに記載の面発光型半導体素子。

**【請求項 6】**

前記第 2 導電型半導体層の屈折率は、電流ブロック半導体領域の屈折率より大きい、請求項 1～請求項 5 のいずれかに記載の面発光型半導体素子。

**【請求項 7】**

III-V 族化合物半導体を含む別の半導体層を更に備え、

前記別の半導体層は、前記第 1 導電型半導体領域と前記活性層との間および前記第 2 導電型半導体層と前記活性層との間の少なくともいずれかに設けられており、

前記別の半導体層の前記 III-V 族化合物半導体は、前記活性層が示すフォトルミネッセンス波長値と前記第 1 導電型半導体領域が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示しており、

前記別の半導体層の前記 III-V 族化合物半導体は、前記活性層が示すフォトルミネッセンス波長値と前記第 2 導電型半導体層が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示す、請求項 1～請求項 6 のいずれかに記載の面発光型半導体素子。

**【請求項 8】**

前記第 1 導電型半導体領域と前記活性層との間に設けられた第 1 の SCH 層と、

前記活性層と前記第 2 導電型半導体層との間に設けられた第 2 の SCH 層とを更に備える、請求項 1～請求項 6 のいずれかに記載の面発光型半導体素子。

**【請求項 9】**

III-V 族化合物半導体を含む別の半導体層を更に備え、

前記別の半導体層は、前記第 1 導電型半導体領域と前記第 1 の SCH 層との間および前記第 2 導電型半導体層と前記第 2 の SCH 層との間の少なくともいずれかに設けられており、

前記 III-V 族化合物半導体は、前記第 1 の SCH 層が示すフォトルミネッセンス波長値と前記第 1 導電型半導体領域が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示しており、

前記 III-V 族化合物半導体は、前記第 2 の SCH 層が示すフォトルミネッセンス波長値と前記第 2 導電型半導体層が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示す、請求項 8 に記載の面発光型半導体素子。

**【請求項 10】**

前記電流ブロック半導体領域は、第 1 の電流ブロック層及び第 2 の電流ブロック層を備え、

前記第 1 導電型半導体領域及び前記第 2 導電型半導体層並びに第 1 の電流ブロック層及び第 2 の電流ブロック層の各々は、 $(Al_xGa_{1-x})_yIn_{1-y}P$  半導体から構成され、

前記 X の値は 0 以上 1 以下の範囲にある、請求項 1～請求項 9 のいずれかに記載の面発光型半導体素子。

**【請求項 11】**

前記電流ブロック半導体領域は、第 1 の電流ブロック層及び第 2 の電流ブロック層を備え、

前記第 1 導電型半導体領域及び前記第 2 導電型半導体層並びに第 1 の電流ブロック層及び第 2 の電流ブロック層の各々は、 $Al_xGa_{1-x}As$  半導体から構成されており、

前記 X の値は 0 以上 1 以下の範囲にある、請求項 1～請求項 9 のいずれかに記載の面発光型半導体素子。

**【請求項 12】**

前記第 1 及び第 2 の SCH 層の各々は、 $GaAs$  に格子整合する  $Ga_xIn_{1-x}As_yP_{1-y}$  半導体 (X は約 0.5 以上、1 以下であり、Y は 0 以上 1 以下である) または  $Al_xGa_{1-x}As$  半導体 (X は 0 以上、1 以下である) から構成されている、請求項 8 又は請求項 9 に記載の面発光型半導体素子。

**【請求項 13】**

前記電流ブロック半導体領域は、第 1 の電流ブロック層及び第 2 の電流ブロック層を備え、

前記第 1 及び第 2 の電流ブロック半導体層の各々は、III 族元素としてアルミニウムを含まない、請求項 1～請求項 9 及び請求項 12 のいずれかに記載の面発光型半導体素子。

**【請求項 14】**

前記電流ブロック半導体領域は、第1の電流ブロック層及び第2の電流ブロック層を備え、

前記第1及び第2の電流ブロック半導体層、前記第1導電型半導体領域並びに前記第2導電型半導体層の各々は、III族元素としてアルミニウムを含まない、請求項1～請求項9及び請求項12のいずれかに記載の面発光型半導体素子。

**【請求項 15】**

前記GaAs半導体領域は、GaAs半導体層及びガリウム砒素基板のいずれかにより提供されている、請求項1～請求項14のいずれかに記載の面発光型半導体素子。

**【請求項 16】**

当該面発光型半導体素子は、半導体レーザ素子および半導体光増幅素子の少なくともいずれかを含む、請求項1～請求項15のいずれかに記載の面発光型半導体素子。

**【請求項 17】**

前記GaAs半導体領域は、前記第1のDBR部と前記活性層との間に設けられている、請求項1～請求項16のいずれかに記載の面発光型半導体素子。

## 【書類名】明細書

【発明の名称】面発光型半導体素子

【技術分野】

【0001】

本発明は、面発光型半導体素子に関する。

【背景技術】

【0002】

面発光型発光素子、例えば垂直共振型面発光レーザ(VCSEL: Vertical Cavity Surface Emitting Laser)における電流閉じ込め構造には、いくつかのタイプがある。これらのタイプは、例えば、文献1に記載されているように、(1)リング電極タイプ、(2)プロトン注入タイプ、(3)埋め込み型、(4)エアーポストタイプ、(5)選択酸化タイプがある。垂直共振面発光レーザにおいては、タイプ(2)およびタイプ(5)が多く使用されるようになっている。

【非特許文献1】「面発光レーザの基礎と応用」、伊賀健一、小山二三夫／編著 共立出版株式会社第30頁～第31頁

【発明の開示】

【発明が解決しようとする課題】

【0003】

タイプ(2)では、プロトン( $H^+$ )を半導体領域中に注入することによって該領域を改質して絶縁領域を形成する。この絶縁領域により、電流の閉じ込めを行う。しかしながら、プロトン注入法は、効率的な電流閉じ込めを行うためには適していない。また、面発光型発光素子の製造プロセスにおいて、この絶縁領域の絶縁性が、該絶縁領域を形成した後に施される熱処理によって低下することがある。

【0004】

タイプ(5)では、AlAs半導体層を形成した後に、該AlAs半導体層を選択的に酸化して絶縁領域( $Al_2O_3$ )を形成する。この絶縁領域により、電流の閉じ込めを行う。AlAs半導体層をその外縁から酸化してアパーチャ(酸化されていないAlAs半導体領域)を形成する。電流は、酸化領域ではなく、アパーチャを流れる。しかしながら、AlAs半導体層は、その外縁から酸化されるので、アパーチャの大きさの制御が容易ではない。AlAs半導体層を部分的に酸化すると、AlAs半導体層の両側上に設けられたエピタキシャル層が剥がれやすくなることがある。

【0005】

そこで、本発明の目的は、良好な電流閉じ込めを実現可能な面発光型半導体素子を提供することである。

【課題を解決するための手段】

【0006】

本発明の一側面によれば、面発光型半導体素子は、(a)GaAs半導体領域上に設けられ側面を有する第1導電型半導体領域と、(b)前記第1導電型半導体領域上に設けられ側面を有する活性層と、(c)前記活性層上に設けられ側面を有する第2導電型半導体層と、(d)前記第1導電型半導体領域、前記活性層及び前記第2導電型半導体層に電流を流すための電流ブロック半導体領域と、(e)第1のDBR半導体層および第2のDBR半導体層が交互に配列された第1のDBR部と、(f)第3のDBR半導体層および第4のDBR半導体層が交互に配列された第2のDBR部とを備え、(g)前記第1導電型半導体領域、前記活性層および前記第2導電型半導体層は、前記第1のDBR部と前記第2のDBR部との間に設けられており、(h)前記電流ブロック半導体領域は、前記第1導電型半導体領域の前記側面上、前記活性層の前記側面上及び前記第2導電型半導体層の前記側面上に設けられ、(i)前記活性層は、V族として少なくとも窒素元素を含むIII-V系化合物半導体から構成されている。

【0007】

この面発光型半導体素子によれば、電流ブロック半導体領域は、第1導電型半導体領域

の側面上、活性層の側面上及び第2導電型半導体層の側面上に設けられているので、当該半導体素子に流れる電流は、第1導電型半導体領域、活性層及び第2導電型半導体層に閉じ込められる。

【0008】

本発明の別の側面によれば、面発光型半導体素子は、(a)第1のエリアと第2のエリアとを有する主面を備えておりGaAs半導体領域上に設けられた第1導電型半導体領域と、(b)前記第1導電型半導体領域の前記第1のエリア上に設けられた活性層及び前記活性層上に設けられた第2導電型半導体層を含み側面を有するリッジ半導体部と、(c)前記第1導電型半導体領域の前記第2のエリア上及び前記リッジ半導体部の側面上に設けられ前記リッジ半導体部に電流を流すための電流ブロック半導体領域と、(d)第1のDBR半導体層および第2のDBR半導体層が交互に配列された第1のDBR部と、(e)第3のDBR半導体層および第4のDBR半導体層が交互に配列された第2のDBR部とを備え、(f)前記第1導電型半導体領域および前記リッジ半導体部は、前記第1のDBR部と前記第2のDBR部との間に設けられており、(g)前記活性層は、V族として少なくとも窒素元素を含むIII-V系化合物半導体から構成されている。

【0009】

この面発光型半導体素子によれば、電流ブロック半導体領域は、第1導電型半導体領域の第2の領域上に設けられているので、当該半導体素子に流れる電流は、リッジ半導体部に閉じ込められる。

【0010】

これらの面発光型半導体素子によれば、V族として少なくとも窒素元素を含むIII-V系化合物半導体から構成される活性層をGaAs基板上に設けることが可能なので、第1導電型半導体領域、第2導電型半導体層、及び電流ブロック半導体領域の材料として、InP半導体と異なりGaAs半導体に格子整合しておりInP半導体より高いバンドギャップを有する半導体材料を用いることができる。これらの面発光型半導体素子における活性層に係わるヘテロ障壁は、InGaAsP半導体及びInP半導体から成る面発光型半導体素子におけるヘテロ障壁に比べて大きくできる。

【0011】

これらの面発光型半導体素子では、第1導電型半導体領域が示すフォトルミネッセンス波長値は、活性層が示すフォトルミネッセンス波長値より短い。第2導電型半導体層が示すフォトルミネッセンス波長値は、活性層が示すフォトルミネッセンス波長値より短い。電流ブロック半導体領域が示すフォトルミネッセンス波長値は、活性層が示すフォトルミネッセンス波長値より短い。フォトルミネッセンス波長値は材料のバンドギャップ・エネルギーに対応する波長値に等しい。

【0012】

本発明の面発光型半導体素子では、前記第1導電型半導体領域は、前記活性層及び前記第2導電型半導体層のエッチングのためのエッチング停止層として機能する材料から構成される。

【0013】

本発明の面発光型半導体素子では、前記活性層の前記III-V系化合物半導体は、III族としてガリウム元素を少なくとも含むと共にV族として少なくとも砒素元素を更に含むことができる。

【0014】

本発明の面発光型半導体素子では、第2導電型半導体層の屈折率は、電流ブロック半導体領域の屈折率より大きい。この構造によれば、活性層に光を閉じ込めることができる。

【0015】

本発明の面発光型半導体素子は、III-V族化合物半導体を含む別の半導体層を更に備えることができる。前記別の半導体層は、前記第1導電型半導体領域と前記活性層との間および前記第2導電型半導体層と前記活性層との間の少なくともいずれかに設けられており、前記別の半導体層の前記III-V族化合物半導体は、前記活性層が示すフォトルミネ



ッセンス波長値と前記第1導電型半導体領域が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示しており、前記別の半導体層の前記III-V族化合物半導体は、前記活性層が示すフォトルミネッセンス波長値と前記第2導電型半導体層が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示す。

【0016】

このフォトルミネッセンス波長の関係によれば、別の半導体層を導入することによりヘテロ接合界面におけるスパイク、ノッチの発生が抑制され、活性層と第1導電型半導体領域又は第2導電型半導体層とのヘテロ障壁が緩和される。

【0017】

本発明の面発光型半導体素子は、前記第1導電型半導体領域と前記活性層との間に設けられた第1のSCH層と、前記活性層と前記第2導電型半導体層との間に設けられた第2のSCH層とを更に備える。第1及び第2のSCH層は、屈折率及びフォトルミネッセンス波長値が第1導電型半導体領域及び第2導電型半導体領域と活性層との間の材料を用いて構成される。

【0018】

第1及び第2のSCH半導体層は、電流の閉じ込めと、光の閉じ込めを別個に行うことを可能にする。SCH層の挿入により、活性層への光閉じ込めが強められ、閾値電流の低減、温度特性の向上等、発振特性の改善が得られる。

【0019】

SCH層を備える面発光型半導体素子は、III-V族化合物半導体を含む別の半導体層を更に備え、前記別の半導体層は、前記第1導電型半導体領域と前記第1のSCH層との間および前記第2導電型半導体層と前記第2のSCH層との間の少なくともいずれかに設けられており、前記III-V族化合物半導体は、前記第1のSCH層が示すフォトルミネッセンス波長値と前記第1導電型半導体領域が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示しており、前記III-V族化合物半導体は、前記第2のSCH層が示すフォトルミネッセンス波長値と前記第2導電型半導体層が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示す。

【0020】

このフォトルミネッセンス波長の関係によれば、別の半導体層を導入することによりヘテロ接合界面におけるスパイク、ノッチの発生が抑制され、SCH層と第1導電型半導体領域又は第2導電型半導体層とのヘテロ障壁が緩和される。フォトルミネッセンス波長値は、材料のバンドギャップエネルギーに対応する波長値に等しい。

【0021】

本発明の面発光型半導体素子では、電流ブロック半導体領域は、第1の電流ブロック層及び第2の電流ブロック層を備えることができる。第1の電流ブロック層の導電型は第2の電流ブロック層の導電型と異なる。電流ブロック半導体領域は、互いに逆導電型の半導体層を含むので、第1の電流ブロック層と第2の電流ブロック層とから成るpn接合を利用して電流をブロックできる。

【0022】

本発明の面発光型半導体素子では、前記電流ブロック半導体領域は、第1の電流ブロック層及び第2の電流ブロック層を備え、前記第1導電型半導体領域及び前記第2導電型半導体層並びに第1の電流ブロック層及び第2の電流ブロック層の各々は、 $(Al_xGa_{1-x})_{yIn_{1-y}}P$ 半導体から構成され、前記Xの値は0以上1以下の範囲にある。

【0023】

この半導体材料を用いると、活性層と電流ブロック半導体層との間のキャリア閉じ込め、活性層と第1導電型半導体領域及び第2導電型半導体層との間のキャリア閉じ込めを共に向上することを可能にする。

【0024】

本発明の面発光型半導体素子では、前記電流ブロック半導体領域は、第1の電流ブロック層及び第2の電流ブロック層を備え、前記第1導電型半導体領域及び前記第2導電型半

導体層並びに第1の電流ブロック層及び第2の電流ブロック層の各々は、 $Al_xGa_{1-x}As$  半導体から構成されており、前記Xの値は0以上1以下の範囲にある。この半導体材料を用いると、活性層と電流ブロック半導体層との間のキャリア閉じ込め、活性層と第1導電型半導体領域及び第2導電型半導体層との間のキャリア閉じ込めを共に向上することを可能にする。

#### 【0025】

本発明の面発光型半導体素子では、前記第1及び第2のSCH層の各々は、 $GaAs$ に格子整合する $Ga_xIn_{1-x}As_yP_{1-y}$ 半導体(Xは約0.5以上、1以下であり、Yは0以上1以下である)または $Al_xGa_{1-x}As$ 半導体(Xは0以上、1以下である)から構成されている。これらの材料によれば、第1及び第2のSCH半導体層のフォトルミネッセンス波長値及び屈折率が、第1導電型半導体領域及び第2導電型半導体層のフォトルミネッセンス波長値及び屈折率と活性層のフォトルミネッセンス波長値及び屈折率との間の値にそれぞれ設定され、活性層への光とキャリアの閉じ込めを実現できる。

#### 【0026】

本発明の面発光型半導体素子では、前記電流ブロック半導体領域は、第1の電流ブロック層及び第2の電流ブロック層を備え、前記第1及び第2の電流ブロック半導体層の各々は、III族元素としてアルミニウムを含まない。この面発光型半導体素子の第1及び第2の電流ブロック半導体層は、酸化されやすいアルミニウムを含まない。

#### 【0027】

本発明の面発光型半導体素子では、前記電流ブロック半導体領域は、第1の電流ブロック層及び第2の電流ブロック層を備え、前記第1及び第2の電流ブロック半導体層、前記第1導電型半導体領域並びに前記第2導電型半導体層の各々は、III族元素としてアルミニウムを含まない。この面発光型半導体素子は、酸化されやすいアルミニウムを含まない。

#### 【0028】

本発明の面発光型半導体素子では、前記 $GaAs$ 半導体の表面は、 $GaAs$ 半導体層及びガリウム砒素基板のいずれかにより提供されている。 $GaAs$ 半導体層は、ガリウム砒素と異なる半導体の基板上に設けられていてもよい。

#### 【0029】

ガリウム砒素基板は、高品質、大口径のものを安く入手できるので、これを $GaAs$ 半導体表面に用いると、面発光型半導体素子の生産性向上やコストダウンが実現できる。また、 $GaAs$ 半導体層を用いると、ガリウム砒素と異なる半導体基板上(例えば、シリコン(Si)基板)に $GaAs$ 半導体表面を設けることができるので、設計の自由度が増し、面発光型半導体素子の構造の最適化や、異種基板上に構成される、光デバイス及び電子デバイスの集積等がより容易になる。

#### 【0030】

本発明の面発光型半導体素子は、半導体レーザ素子および半導体光増幅素子の少なくともいずれかを含む。

#### 【0031】

本発明の面発光型半導体素子では、前記活性層は、 $GaInNAs$ 半導体、 $GaNAs$ 半導体、 $GaNAsSb$ 半導体、 $GaNAsP$ 半導体、 $GaNAsSbP$ 半導体、 $GaInNAsSb$ 半導体、 $GaInNAsP$ 半導体、及び $GaInNAsSbP$ 半導体の少なくともいずれかの半導体材料から構成されることができる。

#### 【0032】

本発明の面発光型半導体素子では、 $GaAs$ 半導体領域は、前記第1のDBR部と前記活性層との間に設けられていてもよい。

#### 【0033】

本発明の上記の目的及び他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述からより容易に明らかになる。

#### 【発明の効果】

## 【0034】

以上説明したように、本発明の面発光型半導体素子によれば、良好な電流閉じ込めを実現可能になる。

## 【発明を実施するための最良の形態】

## 【0035】

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続き、添付図面を参照しながら、本発明の面発光型半導体素子に係わる実施の形態を説明する。可能な場合には、同一の部分に同一の符号を付する。

## 【0036】

## (第1の実施の形態)

図1は、第1の実施の形態の半導体発光素子を示す斜視図である。図1には、XYZ座標系Sが描かれている。図2(a)は、図1に示されたI-I線に沿った断面図である。図2(b)は、図2(a)に示されたII-II線に沿ったバンドギャップを示すダイアグラムである。図2(c)は、図2(a)に示されたIII-III線に沿ったバンドギャップを示すダイアグラムである。図2(d)は、図2(a)に示されたIII-III線に沿った屈折率を示すダイアグラムである。

## 【0037】

図1及び図2(a)を参照すると、埋め込みヘテロ構造半導体レーザ素子といった半導体発光素子1が示されている。この面発光型半導体素子1は、第1のDBR部2と、第1導電型半導体領域3と、活性層5と、第2導電型半導体層7と、電流ブロック半導体領域9と、第2のDBR部15とを備える。第1導電型半導体領域3は、GaAs半導体領域上に設けられており、側面を有する。活性層5は、第1導電型半導体領域3上に設けられおり、側面5aを有する。第2導電型半導体層7は、活性層5上に設けられており、側面7aを有する。電流ブロック半導体領域9は、第1導電型半導体領域3、活性層5及び第2導電型半導体層7に電流を流すように設けられている。第1のDBR部2は第1のDBR半導体層2aおよび第2のDBR半導体2bを備えており、第1のDBR半導体層2aおよび第2のDBR半導体2bが交互に配列されている。第2のDBR部15は第3のDBR半導体層15aおよび第4のDBR半導体15bを備えており、第3のDBR半導体層15aおよび第4のDBR半導体15bが交互に配列されている。第1導電型半導体領域3、活性層5および第2導電型半導体層6は、第1のDBR半導体部2と第2のDBR半導体部15との間に設けられている。電流ブロック半導体領域9は、第1導電型半導体領域3の側面3a上、活性層5の側面5a上及び第2導電型半導体層9の側面9a上に設けられている。活性層5は、V族として少なくとも窒素元素を含むIII-V系化合物半導体から構成される。

## 【0038】

この面発光型半導体素子1によれば、電流ブロック半導体領域9は、第1導電型半導体領域3の側面3a上、活性層5の側面5a上及び第2導電型半導体層9の側面9a上に設けられているので、面発光型半導体素子1に流れる電流は、第1導電型半導体領域3、活性層5及び第2導電型半導体層7に閉じ込められる。

## 【0039】

この面発光型半導体素子1では、所定の半導体領域中にプロトン(H<sup>+</sup>)を注入して該領域を改質して電流を閉じ込めるための絶縁領域を形成することがない。面発光型半導体素子1は、プロトン注入法によって作製された面発光型半導体素子に比べて、効率的な電流閉じ込めを行うことができる。また、面発光型半導体素子1は上記の絶縁領域を用いていないので、電流ブロック半導体領域9の閉じ込め能力が、面発光型発光素子の製造プロセスにおける熱処理によって低下することはない。

## 【0040】

また、この面発光型半導体素子1では、電流を閉じ込めるために、AlAs半導体層を形成した後に該AlAs半導体層を選択的に酸化して絶縁領域(Al<sub>2</sub>O<sub>3</sub>)を形成すること

がない。電流ブロック半導体領域 9 が提供するアパーチャは、フォトリソグラフィによって決まるので、AlAs 半導体層をその外縁から酸化してアパーチャを形成することに比べて、アパーチャの大きさの制御が容易になる。また、AlAs 半導体層を部分的に酸化しないので、AlAs 半導体層の両側上に設けられたエピタキシャル層が剥がれやすくなることも生じない。

#### 【0041】

面発光型半導体素子 1 においては、V 族として少なくとも窒素元素を含む III-V 系化合物半導体から構成される活性層 5 を GaAs 基板上に形成できるので、第 1 導電型半導体領域 3、第 2 導電型半導体層 7、及び電流ブロック半導体領域 9 の材料として、InP 半導体と異なり GaAs 半導体に格子整合しており InP 半導体より高いバンドギャップを有する半導体材料を用いることができる。これらの面発光型半導体素子 1 における活性層 5 が係わるヘテロ障壁は、InGaAsP 半導体及び InP 半導体から成る面発光型半導体素子におけるヘテロ障壁に比べて大きくできる。

#### 【0042】

また、面発光型半導体素子 1 は埋め込みヘテロ構造を備えるので、キャリアの閉じ込めに優れる。その結果、埋め込みヘテロ構造の半導体レーザは、無効電流の減少や、キャリアと光子との相互作用の強化により、閾値電流の低下や微分効率の向上といった改善が得られる。

#### 【0043】

これらの面発光型半導体素子 1 では、第 1 導電型半導体領域 3 が示すフォトルミネッセンス波長値は、活性層 5 が示すフォトルミネッセンス波長値より短い。第 2 導電型半導体層 7 が示すフォトルミネッセンス波長値は、活性層 5 が示すフォトルミネッセンス波長値より短い。電流ブロック半導体領域 9 が示すフォトルミネッセンス波長値は、活性層 5 が示すフォトルミネッセンス波長値より短い。フォトルミネッセンス波長値は、材料のバンドギャップ・エネルギーに対応する波長値に等しい。

#### 【0044】

面発光型半導体素子 1 では、活性層 5 は、0.9 マイクロメートル以上の波長を有する光を発生できるように構成されることができる。

#### 【0045】

この面発光型半導体素子 1 では、レーザキャビティは、第 1 の DBR 部 2 および第 2 の DBR 部 15 から構成される。面発光型半導体素子 1 に印加された電流は、電流ブロック半導体領域 9 によって囲まれた第 1 導電型半導体領域 3、活性層 5 および第 2 導電型半導体層 7 を流れる。活性層 5 において生成された光は、第 1 の DBR 部 2 および第 2 の DBR 部 15 によって反射されて増幅される。増幅された光は、第 1 DBR 部 2 および第 2 の DBR 部 15 のいずれかを通過して出力される。

#### 【0046】

第 1 導電型半導体領域 3 は III-V 族化合物半導体から構成されており、この III-V 族化合物半導体は示すフォトルミネッセンス波長値は、活性層 5 が示すフォトルミネッセンス波長値より小さい。第 2 導電型半導体層 7 は III-V 族化合物半導体から構成されており、この III-V 族化合物半導体は示すフォトルミネッセンス波長値は、活性層 5 が示すフォトルミネッセンス波長値より小さい。ここで、フォトルミネッセンス波長値は、材料のバンドギャップ・エネルギーに対応する波長値に等しい。

#### 【0047】

図 2 (b) のバンドギャップダイアグラムに示されるように、第 1 導電型半導体領域 3 及び第 2 導電型半導体層 7 は、キャリアを活性層 5 に閉じ込めるように働く。結果として、第 1 導電型半導体領域 3 は第 1 導電型クラッド層として働くことができ、第 2 導電型半導体層 7 は第 2 導電型クラッド層として働くことができる。活性層 5 は、第 1 導電型半導体領域 3 及び第 2 導電型半導体層 7 から注入され閉じ込められたキャリアから光を発生する。

#### 【0048】

図2(b)に示されるように、半導体発光素子1のクラッド層のバンドギャップ値 $\Delta E_0$ は、InP/GaAsP半導体発光素子のInP半導体から成るクラッド層のバンドギャップ値 $\Delta E_{InP}$ に比べて大きいので、半導体発光素子1はInP/GaInAsP半導体発光素子に比べてZ方向のキャリア閉じ込め性に優れる。

#### 【0049】

電流ブロック半導体領域9は、III-V族化合物半導体から構成されており、このIII-V族化合物半導体は示すフォトルミネッセンス波長値は、活性層5が示すフォトルミネッセンス波長値より小さい。結果として、図2(c)のバンドギャップダイアグラムに示されるように、電流ブロック半導体領域9は、電流ブロック半導体層として働くことができる。図2(c)に示されるように、半導体発光素子1の電流ブロック半導体層のバンドギャップ値 $\Delta E_B$ は、InP/GaAsP半導体発光素子のInP半導体から成る電流ブロック半導体層のバンドギャップ値 $\Delta E_{InP}$ に比べて大きいので、半導体発光素子1はInP/GaInAsP半導体発光素子に比べてXおよびY方向のキャリア閉じ込め性に優れる。

#### 【0050】

面発光型半導体素子1は、半導体基板11を更に備える。半導体基板11としてはGaAs半導体基板が例示される。第1導電型半導体領域3はGaAs半導体領域の表面上に設けられており、この表面は、GaAs半導体基板によって提供される。半導体基板11の主面11a上には、第1のDBR部を介して第1導電型半導体領域3が設けられている。第1導電型半導体領域3は、メサ形状を成しており、また電流ブロック半導体領域9の間に位置している。また、活性層5及び第2導電型半導体層7は、メサ形状を成しており、電流ブロック半導体領域9の間に位置している。活性層5は、第1導電型半導体領域3と第2導電型半導体層7との間に位置している。第1導電型半導体領域3、活性層5及び第2導電型半導体層7は、半導体メサ部13を形成する。半導体メサ部13は、第1のDBR部15から第2のDBR部15へ向かう方向に伸びている。半導体メサ部13において、活性層5には、第1導電型半導体領域3及び第2導電型半導体層7からキャリアが注入される。

#### 【0051】

面発光型半導体素子1では、第1のDBR部2は、半導体基板1上に設けられている。第1導電型半導体領域3、活性層5、第2導電型半導体層7および電流ブロック領域9は、第1のDBR部2上に設けられている。第1のDBR部2上において、電流ブロック領域9は、第1導電型半導体領域3、活性層5および第2導電型半導体層7の周囲を囲んでいる。第2のDBR部15は、電流ブロック領域9および半導体メサ部13上に設けられている。面発光型半導体素子1は、プレーナ形状を有している。第1のDBR部2および第2のDBR部15の各々は、光学的にはブラッグ回折格子として働いている。例えば、第1のDBR半導体層2aの屈折率は、第1のDBR半導体層2bの屈折率とは異なっており、第1のDBR部2は、第1のDBR半導体層2a、2bの厚さに応じた光学スペクトルを示す。この光学スペクトルは、活性層において発生される波長成分の光の一部を反射することができ、該光の一部を透過することができる。

#### 【0052】

本実施の形態に示される屈折率の構造及びバンドギャップの構造を備える面発光型半導体素子1によれば、水平・垂直方向に関するキャリア閉じ込め性が強化され、InP半導体/GaInAsP半導体から成る半導体レーザ素子に比べて、閾値電流の低減、スロープ効率の増加、温度特性の改善が得られる。

#### 【0053】

面発光型半導体素子1は、第2導電型半導体層17と、電極21と、電極23とを更に備える。第2導電型半導体層17は、第2導電型半導体層15上に設けられている。電極21は、第2導電型半導体層17上に設けられている。電極23は、基板11の裏面11bに設けられている。電極21および23の少なくともいずれかは、半導体メサ部13からの光を遮ることがないように、開口部を有している。本実施例では、電極21は開口部

21aを有している。開口部21aは、半導体メサ部13の位置にあわせて設けられている。

#### 【0054】

面発光型半導体素子1において、電流ブロック半導体領域9は、第1の電流ブロック層9a及び第2の電流ブロック層9bを備えることができる。第1の電流ブロック層9aの導電型は第2の電流ブロック層9bの導電型と異なる。電流ブロック半導体領域9は、互いに逆導電型の半導体層を含むので、第1の電流ブロック層9aと第2の電流ブロック層9bとから成るpn接合を利用して電流をブロックできる。第1の電流ブロック層9aは、第2導電型半導体から構成され、第2の電流ブロック層9bは、第1導電型半導体から構成されることができる。

#### 【0055】

図1及び図2(a)に示された面発光型半導体素子1においては、第1の電流ブロック層9aは、第1導電型半導体から構成される第2の電流ブロック層9b及び第1導電型の第1のDBR部2との間に位置し、第2の電流ブロック層9bは、第2導電型半導体から構成される第1の電流ブロック層9a及び第2導電型の第2のDBR部15との間に位置する。故に、第2導電型半導体層15、第1導電型半導体領域3、電流ブロック半導体領域9により、pnpn構造又はnpnp構造を構成する。

#### 【0056】

半導体発光素子1の構成を示す第1の実施例を示せば、

第1のDBR部: 2

第1のDBR半導体層: n型のAlGaAs

第2のDBR半導体層: n型のGaAs

第1導電型半導体領域3:

n型のGaInP又はAlGaInP

活性層5: アンダーープ(un)GaInNAs、un-GaNAs、

un-GaNAsSb、un-GaNAsP、

un-GaNAsSbP、un-GaInNAsSb、

un-GaInNAsP、又はun-GaInNAsSbP

第2導電型半導体層7:

p型のAlGaInP半導体又はGaInP半導体

第2のDBR部: 15

第3のDBR半導体層: p型のAlGaAs

第4のDBR半導体層: p型のGaAs

第1の電流ブロック半導体層9a: p型AlGaInP半導体、

p型AlGaAs半導体、p型GaAs半導体、又はp型GaInP半導体

第2の電流ブロック半導体層9b: n型AlGaInP半導体

n型GaInP半導体、n型AlGaAs半導体、又はn型GaAs半導体

基板11: n型高濃度GaAs基板

コンタクト層17: p型GaAs半導体

である。この実施例における面発光型半導体素子1では、第1導電型半導体領域3及び第2導電型半導体層7はGaAs半導体に格子整合する $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ 半導体から構成され、第1及び第2の電流ブロック層9a、9bの各々は、 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 半導体、またはGaAs半導体に格子整合する $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ 半導体から構成されることができる。これらの結晶において、Xの値は0以上1以下の範囲にある。この半導体材料を用いると、活性層5と電流ブロック半導体領域9との間のキャリア閉じ込めと、活性層5と第1導電型半導体領域3及び第2導電型半導体層7との間のキャリア閉じ込めを共に向上することが可能になる。

#### 【0057】

半導体発光素子1の構成を示す第2の実施例を示せば、

第1のDBR部: 2

第1のDBR半導体層: n型のAlGaAs

第2のDBR半導体層: n型のGaAs

第1導電型半導体領域3:

n型のAlGaAs半導体又はGaAs半導体

活性層5: un-GaInNAs、un-GaNAs、

un-GaNAsSb、un-GaNAsP、

un-GaNAsSbP、un-GaInNAsSb、

un-GaInNAsP、又はun-GaInNAsSbP

第2導電型半導体層7:

p型のAlGaAs半導体またはGaAs半導体

第2のDBR部: 15

第3のDBR半導体層: p型のAlGaAs

第4のDBR半導体層: p型のGaAs

第1の電流ブロック半導体層9a: p型AlGaInP半導体

p型AlGaAs半導体、p型GaAs半導体、又はp型GaInP半導体

第2の電流ブロック半導体層9b: n型AlGaInP半導体

n型GaInP半導体、n型AlGaAs半導体、又はn型GaAs半導体

基板11: n型高濃度GaAs基板

コンタクト層17: p型GaAs半導体

である。この実施例における面発光型半導体素子1では、第1導電型半導体領域3及び第2導電型半導体層7は、 $Al_xGa_{1-x}As$ 半導体から構成され、第1及び第2の電流ブロック層9a、9bの各々は、 $Al_xGa_{1-x}As$ 半導体、またはGaAs半導体に格子整合する $(Al_xGa_{1-x})_yIn_{1-y}P$ 半導体から構成されることができる。これらの結晶において、Xの値は0以上1以下の範囲にある。この半導体材料を用いると、活性層5と電流ブロック半導体領域9との間のキャリア閉じ込めと、活性層5と第1導電型半導体領域3及び第2導電型半導体層7との間のキャリア閉じ込めを共に向上できる。

#### 【0058】

上記の半導体材料から構成される面発光型半導体素子1では、活性層5は、特に、0.9マイクロメートル以上の波長を有する光を発生することに適した構成となっている。

#### 【0059】

InP半導体は、図2(b)に示される $\Delta E_{InP}$ を有する。図2(b)から理解されるように、 $\Delta E_0$ は、 $\Delta E_{InP}$ より大きい。つまり、GaInNAs半導体、GaNaAs半導体、GaNaAsSb半導体、GaNaAsP半導体、GaNaAsSbP半導体、GaInNAsSb半導体、GaInNAsP半導体又はGaInNAsSbP半導体のいずれかの半導体から構成される活性層5と、 $\Delta E_0$ を有するクラッド層(p型AlGaInP半導体、n型AlGaInP半導体、p型AlGaAs半導体またはn型AlGaAs半導体)とのバンドギャップの差は、InP半導体(バンドギャップエネルギー:  $2.16 \times 10^{-19}$ ジュール( $1.35\text{ eV}$ ))/GaInAsP半導体から成るヘテロ接合のバンドギャップに比べて大きくできる。この説明は、図2(c)に示される活性層5及び電流ブロック半導体領域9にも同様に適用される。

#### 【0060】

図3(a)は、本発明の面発光型半導体素子の変形例を示す断面図である。図3(b)は、図3(a)に示されたIV-IV線に沿ったバンドギャップを示す図面である。図3(c)は、図3(a)に示されたIV-IV線に沿った屈折率を示す図面である。面発光型半導体素子1aは、第1のSCH層25及び第2のSCH層27を更に備えることができる。第1のSCH層25は、第1導電型半導体領域3と活性層5との間に設けられている。第2のSCH層27は、活性層5と第2導電型半導体層7との間に設けられている。第1のSCH層25及び第2のSCH層27は、電流ブロック領域9の間に設けられている。第1導電型半導体領域3、活性層5、第2導電型半導体層7、第1のSCH層25及び第2のSCH層27は、半導体メサ部13aを形成する。

## 【0061】

第1のSCH層25は、活性層5が示すフォトルミネッセンス波長値と第1導電型半導体領域3が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示している。第2のSCH層27は、活性層5が示すフォトルミネッセンス波長値と第2導電型半導体層7が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示している。活性層5には、第1のSCH層25及び第2のSCH層27を介して第1導電型半導体領域3及び第2導電型半導体層7からキャリアが注入される。図3(b)に示されるように、面発光型半導体素子1aにおいて、注入されたキャリアは、第1のSCH層25及び第2のSCH層27の働きによって活性層5に閉じ込められる。

## 【0062】

第1および第2のSCH半導体層25及び27:

$\text{un}-\text{Al}_x\text{Ga}_{1-x}\text{As}$  ( $x$ は0以上、1以下である)、

$\text{un}-\text{GaAs}$ 、又は

$\text{GaAs}$ 半導体に格子整合する $\text{un}-\text{Ga}_x\text{In}_{1-x}\text{As}_y\text{P}_{1-y}$  ( $x$ は約0.5以上、1以下であり、 $y$ は0以上1以下である)

がある。 $\text{GaInAsP}$ 半導体は、 $\text{GaAs}$ 半導体に格子整合するように設けられる。これらの材料によれば、第1及び第2のSCH半導体層25及び27のフォトルミネッセンス波長値が、第1導電型半導体領域3及び第2導電型半導体層7及びフォトルミネッセンス波長値と活性層5及びフォトルミネッセンス波長値との間の値に設定されるので、活性層5への良好なキャリアの閉じ込めを実現できる。

## 【0063】

図4(a)は、本発明の面発光型半導体素子の変形例を示す断面図である。図4(b)は、図4(a)に示されたV-V線に沿ったバンドギャップを示す図面である。図4(c)は、図4(a)に示されたV-V線に相当する線に沿って取られた別の面発光型半導体素子のバンドギャップを示す図面である。面発光型半導体素子1bは、III-V族化合物半導体を含む別の半導体層29を更に備えることができる。別の半導体層29は、第1導電型半導体領域3と活性層5との間および第2導電型半導体層7と活性層5との間の少なくともいずれかの位置に設けられている。面発光型半導体素子1bでは、別の半導体層29は、第2導電型半導体層7と活性層5との間に設けられているとき、別の半導体層29のIII-V族化合物半導体は、図4(b)に示されるように、活性層5が示すフォトルミネッセンス波長値と第2導電型半導体層7が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示す。また、別の半導体層29は、第1導電型半導体領域3と活性層5との間に設けられているとき、別の半導体層29のIII-V族化合物半導体は、活性層5が示すフォトルミネッセンス波長値と第1導電型半導体領域3が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示す。第1導電型半導体領域3、活性層5、第2導電型半導体層7及び別の半導体層29は、半導体メサ部13bを形成する。

## 【0064】

このフォトルミネッセンス波長関係によれば、別の半導体層29の導入によりヘテロ接合界面におけるスパイク、ノッチの発生が抑制され、活性層5と第1導電型半導体領域3又は第2導電型半導体層7とのヘテロ障壁が緩和される。

## 【0065】

図4(a)に示された半導体発光素子1bは、第2導電型半導体層7と活性層5との間に設けられた別の半導体層29を備えるけれども、図4(c)に示されるように、別の半導体層29は、第1導電型半導体層3と活性層5との間に設けられてもよい。また、一対の別の半導体層を活性層5の両側に設けることができる。

## 【0066】

半導体発光素子1bの構成における実施例として、  
半導体層29: p型 $\text{AlGaAs}$ 、p型 $\text{AlGaInP}$ 、p型 $\text{GaInP}$ 、  
又はp型 $\text{GaInAsP}$   
がある。



## 【0067】

図5は、本発明の面発光型半導体素子の变形例を示す断面図である。図5に示される面発光型半導体素子1cは、III-V族化合物半導体を含む別の半導体層31と、SCH層25、27との両方を備えることができる。別の半導体層31は、第2導電型半導体層7と第2のSCH層27との間に設けられる。面発光型半導体素子1cのように、別の半導体層31が第2導電型半導体層7と第2のSCH層27との間に設けられるとき、別の半導体層31のIII-V族化合物半導体は第2のSCH層27が示すフォトルミネッセンス波長値と第2導電型半導体層7が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示す。また、別の半導体層31が第1導電型半導体領域3と第1のSCH層25との間に設けられるとき、別の半導体層31のIII-V族化合物半導体は、第1のSCH層25が示すフォトルミネッセンス波長値と第1導電型半導体領域3が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を有する。第1導電型半導体領域3の第2の部分3b、活性層5、第2導電型半導体層7、第1及び第2のSCH層25及び27並びに別の半導体層31は、半導体リッジ部13cを構成する。

## 【0068】

別の半導体層31は、第1導電型半導体領域3と第1のSCH層25との間および第2導電型半導体層7と第2のSCH層27との間の少なくともいずれかの位置に設けられていてもよい。

## 【0069】

上記のフォトルミネッセンス波長の関係によれば、別の半導体層31を導入することによりヘテロ接合界面におけるスパイク、ノッチの発生が抑制され、第1のSCH層25と第1導電型半導体領域3又は第2のSCH層27と第2導電型半導体層7とのヘテロ障壁が緩和される。

## 【0070】

半導体発光素子1cの構成における第1の実施例及び第2の実施例として、半導体層31：p型AlGaAs、p型AlGaInP、p型GaInP、又はp型GaInAsPがある。

## 【0071】

以上説明したように、本発明に係る面発光型半導体素子によれば、良好な電流閉じ込めを実現可能になる。

## 【0072】

(第2の実施の形態)

図6は、第2の実施の形態の半導体発光素子を示す斜視図である。図6には、XYZ座標系Sが描かれている。図7(a)は、図6に示されたVI-VI線に沿った断面図である。図7(b)は、図7(a)に示されたVII-VII線に沿ったバンドギャップを示す図面である。図7(c)は、図7(a)に示されたVIII-VIII線に沿ったバンドギャップを示す図面である。図7(d)は、図7(a)に示されたVIII-VIII線に沿った屈折率を示す図面である。図6及び図7(a)を参照すると、埋め込みヘテロ構造半導体レーザ素子といった半導体発光素子が示されている。

## 【0073】

面発光型半導体素子51は、第1のDBR部52と、第1導電型半導体領域53と、電流ブロック半導体領域59と、リッジ半導体部63と、第2のDBR部65とを備える。この面発光型半導体素子51では、第1導電型半導体領域53は、第1の領域53aおよび第2の領域53bを有する主面を備えており、GaAs半導体部上に設けられている。リッジ半導体部63は、活性層55及び第2導電型半導体層57を含む。活性層55は、第1導電型半導体領域53の第1の領域53a上に設けられている。第2導電型半導体層57は、活性層55上に設けられている。電流ブロック半導体領域59は、第1導電型半導体領域53の第2の領域53b上及びリッジ半導体部63の側面55a、57a上に設けられており、リッジ半導体部63に電流を流すように設けられている。第1のDBR部

52は第1のDBR半導体層52aおよび第2のDBR半導体層52bを有しており、第1のDBR半導体層52aおよび第2のDBR半導体層52bは交互に配列されている。第2のDBR部65は第3のDBR半導体層65aおよび第4のDBR半導体65bを有しており、第3のDBR半導体層65aおよび第4のDBR半導体65bは交互に配列されている。第1導電型半導体領域53およびリッジ半導体部63は、第1のDBR部52と第2のDBR部65との間に設けられている。活性層55は、V族として少なくとも窒素元素を含むIII-V系化合物半導体から構成されている。

#### 【0074】

この面発光型半導体素子51によれば、電流ブロック半導体領域59は、第1導電型半導体領域53の第2の領域53b上に設けられているので、リッジ半導体部63に電流を閉じ込める。

#### 【0075】

この面発光型半導体素子51では、電流を閉じ込めるために、プロトン( $H^+$ )を半導体領域中に注入して該領域を改質して絶縁領域を形成することができない。プロトン注入法による面発光型半導体素子に比べて、効率的な電流閉じ込めを行うことができる。また、面発光型半導体素子1は上記の絶縁領域を用いていないので、電流ブロック半導体領域9の閉じ込め能力が、面発光型発光素子の製造プロセスにおける熱処理によって劣化することはない。

#### 【0076】

また、この面発光型半導体素子51では、電流を閉じ込めるために、AlAs半導体層を形成した後に該AlAs半導体層を選択的に酸化して絶縁領域( $Al_2O_3$ )を形成することができない。電流ブロック半導体領域9が提供するアパーチャは、フォトリソグラフィによって決まるので、AlAs半導体層をその外縁から酸化してアパーチャを形成することに比べて、アパーチャの大きさの制御が容易になる。また、AlAs半導体層を部分的に酸化することもないので、AlAs半導体層の両側上に設けられたエピタキシャル層が剥がれやすくなることも生じない。

#### 【0077】

面発光型半導体素子51においては、V族として少なくとも窒素元素を含むIII-V系化合物半導体から構成される活性層55をGaAs半導体基板上に形成できるので、第1導電型半導体領域53、第2導電型半導体層57、及び電流ブロック半導体領域59の材料として、InP半導体と異なりGaAs半導体に格子整合しておりInP半導体より高いバンドギャップを有する半導体材料を用いることができる。これらの面発光型半導体素子における活性層に係わるヘテロ障壁は、InGaAsP半導体及びInP半導体から成る面発光型半導体素子におけるヘテロ障壁に比べて大きくできる。

#### 【0078】

第1導電型半導体領域53はIII-V族化合物半導体から構成されており、このIII-V族化合物半導体が示すフォトルミネッセンス波長値は、活性層55が示すフォトルミネッセンス波長値より小さい。第2導電型半導体層57はIII-V族化合物半導体から構成されており、このIII-V族化合物半導体が示すフォトルミネッセンス波長値は、活性層55が示すフォトルミネッセンス波長値より小さい。フォトルミネッセンス波長値は、材料のバンドギャップエネルギーに対応する波長値に等しい。図7(b)のバンドギャップダイアグラムに示されるように、第1導電型半導体領域53及び第2導電型半導体層57は、キャリアを活性層55に閉じ込めるように働く。結果として、第1導電型半導体領域53は第1導電型クラッド層として働き、第2導電型半導体層57は第2導電型クラッド層として働くことができる。活性層55は、第1導電型半導体領域53及び第2導電型半導体層57から注入され閉じ込められたキャリアから光を発生する。図7(b)に示されるように、半導体発光素子51は、InP/InGaAsP半導体発光素子のInP半導体クラッド層のバンドギャップ値 $\Delta E_{InP}$ より大きいバンドギャップ値 $\Delta E_0$ のクラッド層を有し、InP/InGaAsP半導体発光素子に比べてZ方向のキャリア閉じ込め性に優れる。

#### 【0079】

電流ブロック半導体領域 59 は、III-V 族化合物半導体から構成されており、この III-V 族化合物半導体が示すフォトルミネッセンス波長値は、活性層 55 が示すフォトルミネッセンス波長値より小さい。結果として、図 7(c) に示されるように、電流ブロック半導体領域 59 は、電流ブロック半導体層として働くことができる。半導体発光素子 51 は、InP/InGaAsP 半導体発光素子の InP 電流ブロック半導体層のバンドギャップ値  $\Delta E_{\text{InP}}$  より大きなバンドギャップ値  $\Delta E_B$  の電流ブロック半導体層を有し、InP/InGaAsP 半導体発光素子に比べて X および Y 方向のキャリア閉じ込め性に優れる。

#### 【0080】

面発光型半導体素子 51 は、半導体基板 61 を更に備える。半導体基板 61 としては GaAs 半導体基板が例示される。第 1 導電型半導体領域 53 が設けられた GaAs 半導体の表面は、GaAs 半導体基板によって提供される。半導体基板 61 の主面 61a 上には、第 1 の DBR 部 52 を介して第 1 導電型半導体領域 53 が設けられる。活性層 55 及び第 2 導電型半導体層 57 は、電流ブロック半導体領域 59 の間に位置し、リッジ形状を成す。活性層 55 は、第 1 導電型半導体領域 53 の第 1 の部分 53a と第 2 導電型半導体層 57 との間に位置する。活性層 55 および第 2 導電型半導体層 57 は、半導体リッジ部 63 を構成する。半導体リッジ部 63 は、所定の軸方向に伸びる。半導体リッジ部 63 では、活性層 55 には、第 1 導電型半導体領域 53 の第 1 の部分 53a 及び第 2 導電型半導体層 57 からキャリアが注入される。

#### 【0081】

面発光型半導体素子 51 では、第 1 の DBR 部 52 は、半導体基板 61 上に設けられている。第 1 導電型半導体領域 53、活性層 55、第 2 導電型半導体層 57 および電流ブロック領域 59 は、第 1 の DBR 部 52 上に設けられている。第 1 の DBR 部 52 上において、電流ブロック領域 59 は、第 1 導電型半導体領域 53、活性層 55 および第 2 導電型半導体層 57 の周囲を囲んでいる。第 1 の DBR 部 52 および第 2 の DBR 部 65 の各々は、光学的にはブラッグ回折格子として働いている。例えば、第 1 の DBR 半導体層 52a の屈折率は、第 1 の DBR 半導体層 52b の屈折率とは異なっており、第 1 の DBR 部 52 は、第 1 の DBR 半導体層 52a、52b の厚さに応じた光学スペクトルを示す。この光学スペクトルは、活性層において発生される波長成分の光の一部を反射することができる、該光の一部を透過することができる。

#### 【0082】

面発光型半導体素子 51 は、第 2 導電型半導体層 67 と、電極 71 と、電極 73 とを更に備える。第 2 導電型半導体層 67 は、第 2 導電型半導体層 65 上に設けられる。電極 71 は、第 2 導電型半導体層 67 上に設けられる。電極 73 は、基板 61 の裏面 61b に設けられる。電極 71 および 73 の少なくともいずれかは、半導体リッジ部 63 からの光を遮ることがないように、開口部を有している。本実施例では、電極 71 は開口部 71a を有している。電極 71 は、半導体リッジ部 63 からの光を遮ることがないように、開口部 71a を有している。開口部 71a は、半導体リッジ部 63 の位置にあわせて設けられている。

#### 【0083】

面発光型半導体素子 51 では、電流ブロック半導体領域 59 は、第 1 の電流ブロック層 59a 及び第 2 の電流ブロック層 59b を備えることができる。第 1 の電流ブロック層 59a の導電型は第 2 の電流ブロック層 59b の導電型と異なる。電流ブロック半導体領域 59 は、互いに逆導電型の半導体層を含むので、第 1 の電流ブロック層 59a と第 2 の電流ブロック層 59b とから成る pn 接合を利用して電流をブロックできる。第 1 の電流ブロック層 59a は、第 2 導電型半導体から構成でき、第 2 の電流ブロック層 59b は、第 1 導電型半導体から構成できる。

#### 【0084】

面発光型半導体素子 51 では、第 1 の電流ブロック層 59a は、第 1 導電型半導体から構成される第 2 の電流ブロック層 59b と第 1 導電型半導体領域 53 との間に位置しており、第 2 の電流ブロック層 59b は、第 2 導電型半導体から構成される第 1 の電流ブロッ

ク層 59a と第 2 導電型半導体から構成される第 2 の DBR 部 65 との間に位置している。故に、第 2 導電型半導体 DBR 部 65、第 1 導電型半導体領域 53、電流ブロック半導体領域 59 により、pnpn 構造又は npnp 構造を構成する。

#### 【0085】

半導体発光素子 51 の構成を示す第 1 の実施例を示せば、

第 1 の DBR 部: 52

第 1 の DBR 半導体層: n 型の AlGaAs

第 2 の DBR 半導体層: n 型の GaAs

第 1 導電型半導体領域 53:

n 型の AlGaInP 半導体又は GaInP 半導体

活性層 55: アンダーープ(un) GaInNAs 半導体、un-GaNAs 半導体

un-GaNAsSb 半導体、un-GaNAsP 半導体、

un-GaNAsSbP 半導体、un-GaInNAsSb 半導体、

un-GaInNAsP 半導体、又は un-GaInNAsSbP 半導体

第 2 導電型半導体層 57:

p 型の AlGaInP 半導体又は GaInP 半導体

第 2 の DBR 部: 65

第 3 の DBR 半導体層: p 型の AlGaAs

第 4 の DBR 半導体層: p 型の GaAs

第 1 の電流ブロック半導体層 59a: p 型 AlGaInP 半導体

p 型 AlGaAs 半導体、p 型 GaAs 半導体、又は p 型 GaInP 半導体

第 2 の電流ブロック半導体層 59b: n 型 AlGaInP 半導体

n 型 GaInP 半導体、n 型 AlGaAs 半導体、又は n 型 GaAs 半導体

基板 61: n 型高濃度 GaAs 基板

コンタクト層 67: p 型 GaAs 半導体

である。面発光型半導体素子 51 では、第 1 導電型半導体領域 53 及び第 2 導電型半導体層 57 は、GaAs 半導体に格子整合する  $(Al_xGa_{1-x})_yIn_{1-y}P$  半導体から構成され、第 1 及び第 2 の電流ブロック層 59a、59b の各々は、GaAs 半導体に格子整合する  $(Al_xGa_{1-x})_yIn_{1-y}P$  半導体又は  $Al_xGa_{1-x}As$  半導体から構成されることができる。これらの結晶において、X の値は 0 以上 1 以下の範囲にある。この半導体材料を用いると、活性層 55 と電流ブロック半導体領域 59 との間のキャリア閉じ込めと、活性層 55 と第 1 導電型半導体領域 53 及び第 2 導電型半導体層 57 との間のキャリア閉じ込めを共に向上できる。

#### 【0086】

半導体発光素子 51 の構成を示す第 2 の実施例を示せば、

第 1 の DBR 部: 52

第 1 の DBR 半導体層: n 型の AlGaAs

第 2 の DBR 半導体層: n 型の GaAs

第 1 導電型半導体領域 53:

n 型の AlGaAs 半導体又は GaAs 半導体

活性層 55: un-GaInNAs 半導体、un-GaNAs 半導体、

un-GaNAsSb 半導体、un-GaNAsP 半導体、

un-GaNAsSbP 半導体、un-GaInNAsSb 半導体、

un-GaInNAsP 半導体、又は un-GaInNAsSbP 半導体

第 2 導電型半導体層 57:

p 型の AlGaAs 半導体又は GaAs 半導体

第 2 の DBR 部: 65

第 3 の DBR 半導体層: p 型の AlGaAs

第 4 の DBR 半導体層: p 型の GaAs

第 1 の電流ブロック半導体層 59a: p 型 AlGaInP 半導体

p 型  $\text{AlGaAs}$  半導体、p 型  $\text{GaAs}$  半導体、又は p 型  $\text{GaInP}$  半導体  
第 2 の電流ブロック半導体層 59b: n 型  $\text{AlGaInP}$  半導体  
n 型  $\text{GaInP}$  半導体、n 型  $\text{AlGaAs}$  半導体、又は n 型  $\text{GaAs}$  半導体  
基板 61: n 型高濃度  $\text{GaAs}$  基板  
コンタクト層 67: p 型  $\text{GaAs}$  半導体

である。面発光型半導体素子 51 では、第 1 導電型半導体領域 53 及び第 2 導電型半導体層 57 は、 $\text{Al}_x\text{Ga}_{1-x}\text{As}$  半導体から構成され、第 1 及び第 2 の電流ブロック層 59a、59b の各々は、 $\text{Al}_x\text{Ga}_{1-x}\text{As}$  半導体、又は  $\text{GaAs}$  半導体に格子整合する  $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$  半導体から構成されることが出来る。これらの半導体において、X の値は 0 以上 1 以下の範囲にある。この半導体材料を用いると、活性層 55 と電流ブロック半導体領域 59 との間のキャリア閉じ込めと、活性層 55 と第 1 導電型半導体領域 53 及び第 2 導電型半導体層 57 との間のキャリア閉じ込めを共に向上できる。

#### 【0087】

故に、水平・垂直方向に関するキャリア閉じ込め性が強化され、 $\text{InP}$  半導体/ $\text{GaInAsP}$  半導体から成る半導体レーザ素子に比べて、閾値電流の低減、スロープ効率の増加、温度特性の改善が得られる。

#### 【0088】

上記の半導体材料から成る面発光型半導体素子 51 によれば、活性層 55 は、特に、0.9 マイクロメートル以上の波長を有する光を発生することに適した構成となっている。

#### 【0089】

$\text{InP}$  半導体は、図 7(b) に示される  $\Delta E_{\text{InP}}$  を有する。図 7(b) から理解されるように、 $\Delta E_0$  は、 $\Delta E_{\text{InP}}$  より大きい。つまり、 $\text{GaInNAS}$  半導体、 $\text{GaNAS}$  半導体、 $\text{GaNASb}$  半導体、 $\text{GaNASP}$  半導体、 $\text{GaNASbP}$  半導体、 $\text{GaInNASb}$  半導体、 $\text{GaInNASP}$  半導体、又は  $\text{GaInNASbP}$  半導体のいずれかの半導体から構成される活性層と、 $\Delta E_0$  を有するクラッド層 (p 型  $\text{AlGaInP}$  半導体、n 型  $\text{AlGaInP}$  半導体、p 型  $\text{AlGaAs}$  半導体、又は n 型  $\text{AlGaAs}$  半導体) とのバンドギャップの差は、 $\text{InP}$  半導体 (バンドギャップエネルギー:  $2.16 \times 10^{-19}$  ジュール ( $1.35 \text{ eV}$ )) /  $\text{GaInAsP}$  半導体から成るヘテロ接合のバンドギャップに比べて大きい。この説明は、図 7(c) に示される活性層 55 及び電流ブロック半導体領域 59 にも同様に適用される。

#### 【0090】

図 8(a) は、本発明の面発光型半導体素子の変形例を示す断面図である。図 8(b) は、図 8(a) の IX-IX 線に沿って取られた面発光型半導体素子のバンドギャップを示す図面である。図 8(c) は、図 8(a) の IX-IX 線に沿って取られた面発光型半導体素子の屈折率を示す図面である。面発光型半導体素子 51a は、第 1 の SCH 層 75 及び第 2 の SCH 層 77 を更に備えることができる。第 1 の SCH 層 75 は、第 1 導電型半導体領域 53 と活性層 55 との間に設けられている。第 2 の SCH 層 77 は、活性層 55 と第 2 導電型半導体層 57 との間に設けられている。第 1 の SCH 層 75 及び第 2 の SCH 層 77 は、電流ブロック領域 59 の間に設けられている。第 1 導電型半導体領域 53、活性層 55、第 2 導電型半導体層 57、第 1 の SCH 層 75 及び第 2 の SCH 層 77 は、半導体リッジ部 63a を形成する。

#### 【0091】

第 1 の SCH 層 75 は、活性層 55 が示すフォトルミネッセンス波長値と第 1 導電型半導体領域 53 が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示している。第 2 の SCH 層 77 は、活性層 55 が示すフォトルミネッセンス波長値と第 2 導電型半導体層 57 が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示している。活性層 55 には、第 1 及び第 2 の SCH 層 75、77 を介して第 1 導電型半導体領域 53 の第 1 の部分 53a 及び第 2 導電型半導体層 57 からキャリアが注入される。図 8(b) に示されるように、面発光型半導体素子 51a において、注入されたキャリアは、第 1 の SCH 層 75 及び第 2 の SCH 層 77 の働きによって活性層 55 に閉

じ込められる。

#### 【0092】

第1及び第2のSCH層75、77の各々は、GaAs半導体に格子整合する $Ga_xIn_{1-x}As_yP_{1-y}$ 半導体(Xは約0.5以上、1以下であり、Yは0以上1以下である)から構成できる。半導体発光素子51aの構成の実施例として、

SCH半導体層75及び77： $un-Al_xGa_{1-x}As$ (Xは0以上、1以下である)

$un-GaAs$ 、又は

GaAs半導体に格子整合する $un-Ga_xIn_{1-x}As_yP_{1-y}$ 半導体

(Xは約0.5以上、1以下であり、Yは0以上1以下である)

がある。これらの材料によれば、第1及び第2のSCH半導体層75及び77のフォトルミネッセンス波長値が、第1導電型半導体領域53及び第2導電型半導体層57のフォトルミネッセンス波長値と活性層55のフォトルミネッセンス波長値との間にそれぞれ設定されるので、活性層55への良好なキャリアの閉じ込めを実現できる。好適な実施例では、GaInAsPはGaAsに格子整合するように設けられる。

#### 【0093】

図9(a)は、本発明の面発光型半導体素子の変形例を示す断面図である。図9(b)は、図9(a)のX-X線に相当する線に沿って取られた面発光型半導体素子のバンドギャップを示す図面である。図9(c)は、図9(a)に示されたX-X線に相当する線に沿って取られた別の面発光型半導体素子のバンドギャップを示す図面である。面発光型半導体素子51bは、III-V族化合物半導体を含む別の半導体層79を更に備えることができる。面発光型半導体素子51bでは、別の半導体層79は、第2導電型半導体層57と活性層55との間に設けられる。別の半導体層79のIII-V族化合物半導体は、活性層55が示すフォトルミネッセンス波長値と第2導電型半導体層57が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示す。活性層55、第2導電型半導体層57及び別の半導体層79は、半導体リッジ部63bを形成する。

#### 【0094】

図9(a)に示された半導体発光素子51bは、第2導電型半導体層57と活性層55との間に設けられた別の半導体層79を備えるけれども、図9(c)に示されるように、別の半導体層79は第1導電型半導体層53と活性層55との間に設けられてもよい。別の半導体層79が第1導電型半導体領域53と活性層55との間に設けられるとき、別の半導体層79のIII-V族化合物半導体は、活性層55が示すフォトルミネッセンス波長値と第1導電型半導体領域53が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を有する。また、一对の別の半導体層79を活性層55の両側に設けてもよい。つまり、別の半導体層79は、第1導電型半導体領域53と活性層55との間および第2導電型半導体層57と活性層55との間の少なくともいずれかに設けられることができる。

#### 【0095】

このフォトルミネッセンス波長の関係によれば、別の半導体層79の導入によりヘテロ接合界面におけるスパイク、ノッチの発生が抑制され、活性層55と第1導電型半導体領域53または第2導電型半導体層57とのヘテロ障壁が緩和される。

#### 【0096】

半導体発光素子51bの構成における実施例として、

半導体層79：p型AlGaAs、p型AlGaInP、p型GaInP、又はp型GaInAsP

がある。

#### 【0097】

図10は、本発明の面発光型半導体素子の変形例を示す断面図である。SCH層75、77を備える面発光型半導体素子51cは、III-V族化合物半導体を含む別の半導体層81を更に備えることができる。別の半導体層81は、第1導電型半導体領域53と第1のSCH層75との間および第2導電型半導体層57と第2のSCH層77との間の少な

くともいずれかに設けられる。図10(a)に示された面発光型半導体素子51cのように、別の半導体層81が第2導電型半導体層57と第2のSCH層77との間に設けられるとき、別の半導体層81のIII-V族化合物半導体は第2のSCH層77が示すフォトルミネッセンス波長値と第2導電型半導体層57が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を示す。別の半導体層81が第1導電型半導体領域53と第1のSCH層75との間に設けられるとき、別の半導体層81のIII-V族化合物半導体は、第1のSCH層75が示すフォトルミネッセンス波長値と第1導電型半導体領域53が示すフォトルミネッセンス波長値との間のフォトルミネッセンス波長値を有する。活性層55、第2導電型半導体層57、第1のSCH層75及び第2のSCH層77、並びに別の半導体層81は、半導体リッジ部63cを形成する。半導体発光素子51cの半導体層81は、半導体層79と同じ材料から構成される。

#### 【0098】

このフォトルミネッセンス波長の関係によれば、別の半導体層81の導入によりヘテロ接合界面におけるスパイク、ノッチの発生が抑制され、SCH層75と第1導電型半導体領域53又はSCH層77と第2導電型半導体層57とのヘテロ障壁が緩和される。

#### 【0099】

以上説明したように、本発明に係る面発光型半導体素子によれば、良好な電流閉じ込めを実現可能になる。

#### 【0100】

本発明の第1及び第2の実施の形態およびいくつかの変形例を説明したが、図11(A)および図11(B)は、面発光型半導体素子の変形例を示す図面である。第1の実施の形態(第2の実施の形態)では、第1のDBR部2(52)は、半導体基板11(61)と活性層5(55)との間に設けられている。しかしながら、変形例の面発光型半導体素子1dでは、図11(A)に示されるように、半導体基板11は、第1のDBR部2と活性層5との間に設けられている。また、変形例の面発光型半導体素子51dでは、図11(B)に示されるように、半導体基板61は、第1のDBR部52と活性層55との間に設けられている。

#### 【0101】

以上、本発明の第1及び第2の実施の形態をいくつかの変形例を参照しながら説明したが、本実施の形態は、これらに限定され無い。更なる変形例の面発光型半導体素子では、第1及び第2の電流ブロック半導体層の各々は、III族元素としてアルミニウム(A1)を含まないIII-V族化合物半導体から構成される。第1及び第2の電流ブロック半導体層が、酸化されやすいA1を含む材料から構成される場合、活性層と電流ブロック半導体領域との界面において時間の経過と共にA1の酸化反応が進行して、非発光センターの数が増加する可能性がある。しかしながら、第1及び第2の電流ブロック半導体層は、酸化されやすいA1をIII族として含まないとき、A1の酸化が半導体発光素子の特性や信頼性を劣化させることがない。A1を含まないIII-V族化合物半導体としては、GaInP半導体が例示される。好適な実施例では、GaInP半導体はGaAs半導体に格子整合する。

#### 【0102】

A1を含むIII-V族半導体材料を電流ブロック半導体領域のための材料に用いる場合、活性層を含むリッジ半導体部を埋め込む工程において、電流ブロック半導体領域とリッジ半導体部との界面及び/又は電流ブロック半導体領域と第1導電型半導体領域との界面においてA1が酸化されることにより、良好な結晶性を有する電流ブロック半導体領域が得られない可能性がある。その点、例えばGaInP半導体はA1を含まないので、そのような問題は生じない。GaInP半導体のバンドギャップは、Nを含むIII-V族半導体のバンドギャップより大きい。GaInP半導体を含む電流ブロック半導体領域によれば、キャリアが活性層内に良好に閉じ込められる。また、GaInP半導体の屈折率は、Nを含むIII-V族半導体の屈折率より小さい。GaInP半導体を含む電流ブロック半導体領域によれば、水平横方向の光が活性層に良好に閉じ込められる。

#### 【0103】

電流ブロック半導体領域がGaInP半導体から構成されることに加えて、活性層がII族としてAlを含まない半導体から構成されており、第1導電型半導体領域及び第2導電型半導体層がGaInP半導体から構成されていてもよい。この構成によれば、Al酸化に起因する活性層の発光特性の劣化及びAl酸化に起因する埋め込み再成長時の電流ブロック半導体領域の結晶性の劣化の可能性が生じない。第2導電型半導体層及び電流ブロック半導体領域の材料がIII族としてAlを含まない場合、電流ブロック半導体領域及び第2導電型半導体層上に別の第2導電型半導体層を成長するときに、Al酸化に起因する結晶性の劣化の可能性が生じない。故に、より高性能および高信頼性の埋め込み半導体発光素子が得られる。

#### 【0104】

面発光型半導体素子が、III族としてAlを含まないIII-V族半導体から構成される活性層を含む発光領域と、GaInAsP半導体を含むヘテロ障壁緩和層とを備えるとき、第1導電型半導体領域、第2導電型半導体層及び電流ブロック半導体領域がGaInP半導体から構成されていてもよい。好適な実施例では、GaInP半導体はGaAs半導体に格子整合する。この構成によれば、面発光型半導体素子を構成する半導体層がAlを含まない半導体から構成されるので、Al酸化に起因する面発光型半導体素子の信頼性や発光特性の劣化の可能性が生じない。

#### 【0105】

III族としてAlを含まないIII-V族半導体から構成される活性層及びSCH層を備える発光領域を備える面発光型半導体素子において、例えば、GaAs半導体及びGaInAsP半導体の少なくともいずれかの半導体からSCH層が構成されており、第1導電型半導体領域、第2導電型半導体層及び電流ブロック半導体領域がGaInP半導体から構成されていてもよい。好適な実施例では、GaInP半導体及びGaInAsP半導体は、GaAs半導体に格子整合する。この構成によれば、面発光型半導体素子を構成する半導体層がAlを含まないので、Al酸化に起因する面発光型半導体素子の信頼性や発光特性の劣化の可能性が生じない。

#### 【0106】

III族としてAlを含まないIII-V族半導体から構成される活性層及びSCH層を含む発光領域を備える面発光型半導体素子において、例えば、GaAs半導体及びGaInAsP半導体の少なくともいずれかの半導体からSCH層が構成されており、GaInAsP半導体からヘテロ障壁緩和層が構成されており、第1導電型半導体領域、第2導電型半導体層及び電流ブロック半導体領域がGaInP半導体から構成されてもよい。好適な実施例では、GaInP半導体及びGaInAsP半導体は、GaAs半導体に格子整合する。この構成によれば、面発光型半導体素子を構成する半導体層がAlを含まない半導体から構成されるので、Al酸化に起因する面発光型半導体素子の信頼性や発光特性の劣化の可能性が生じない。

#### 【0107】

さらに、第1及び第2の実施の形態においては、面発光型半導体素子が、半導体レーザ素子といった半導体発光素子を含む場合を説明したけれども、本実施の形態の面発光型半導体素子は半導体発光素子に限定されるものではない。面発光型半導体素子は、半導体レーザ素子或いは半導体光増幅素子を含むことができる。また、面発光型半導体素子は、半導体レーザ素子及び半導体光増幅素子の少なくともいずれかを含む光集積素子であってもよい。

#### 【0108】

本発明の実施例で説明した構造に従えば、半導体レーザ素子、半導体光増幅素子及びそれらを集積した光素子の何れにおいても、InP半導体より高いバンドギャップの半導体材料でキャリアを閉じ込めることが可能になるので、InGaAsP/InP系材料を用いて作製した場合に比べて、温度特性が改善される。

#### 【0109】

第1及び第2の実施の形態では、面発光型半導体素子1及び51の活性層のIII-V系



化合物半導体は、III族として少なくともガリウム元素(Ga)を含むと共に、V族として少なくとも砒素元素(As)及び窒素元素(N)を含むことが好適である。この材料により、活性層の格子定数は、GaAs半導体の格子定数と同じか、それに近くできるので、活性層をGaAs半導体上に設けることができる。

#### 【0110】

また、面発光型半導体素子1及び51の活性層と第1導電型半導体領域及び第2導電型半導体層並びに第1及び第2の電流ブロック層の間のヘテロ接合のバンドギャップエネルギーの差は、InP半導体/GaInAsP半導体から成るヘテロ接合のバンドギャップの差より大きい。この構成により、活性層へのキャリアの閉じ込め性が向上する。

#### 【0111】

本実施の形態の面発光型半導体素子において、活性層には窒素(N)を含むIII-V族化合物半導体が使用可能である。窒素(N)を含むIII-V族化合物半導体としては、少なくとも窒素(N)、ガリウム(Ga)、及び砒素(As)を含むIII-V族化合物半導体が例示される。このIII-V族半導体の格子定数は、GaAsの格子定数と同じ、或いはGaAsの格子定数に近い値である。故に、該III-V族化合物半導体をGaAs半導体表面上に良好な結晶成長を行うことができる。また、少なくとも窒素(N)、ガリウム(Ga)、及び砒素(As)を含むIII-V族化合物半導体のバンドギャップは、0.9マイクとメートル以上の波長帯域に対応している。故に、このIII-V族化合物半導体を活性層に用いれば、0.9マイクロメートル以上の長波長の発振波長の光を発生する半導体発光素子、例えば、1.3マイクロメートル帯光通信用光源、若しくは1.55マイクロメートル帯光通信用光源を実現できる。

#### 【0112】

GaInAs半導体又はGaInAsP半導体も活性層としてGaAs基板上に結晶成長可能である。しかし、これらを用いて1マイクロメートル以上の発振波長を得ようとすると、これらの結晶の格子定数とGaAs基板の格子定数の差が過大となり、その結果これらの結晶に過大な歪みが加わって結晶性が劣化しやすくなるので、良好な発振特性や信頼性が得られにくい。これに対して、少なくとも窒素とガリウムと砒素とを含むIII-V族化合物半導体は、GaAs半導体と同じか、それに近い格子定数を有するので、結晶歪みの問題は無く、したがって1マイクロメートル以上の発振波長領域においても、構造上の制約無しに、良好な発振特性や信頼性を実現できる。

#### 【0113】

少なくとも窒素、ガリウム及び砒素を含むIII-V族化合物半導体としては、GaNA s半導体及びGaInNA s半導体が例示される。これらの半導体は、近年開発された新材料であり、構成元素(Ga、In、N、As)の組成を調整することにより、GaAs半導体に格子整合する半導体、或いは、GaAs半導体の構成定数に近い格子定数(格子不整合度±2パーセント以内)を有し、且つ0.9マイクロメートル以上の波長の光を発生させることが可能な半導体を得ることができる。したがって、GaAs半導体層又はGaAs基板上に長波長の半導体発光素子を実現できる。

#### 【0114】

また、GaNA s半導体及びGaInNA s半導体等に、さらにアンチモン(Sb)及び/又は燐(P)をV族元素として添加してもよい。アンチモン元素は、いわゆるサーファクタントとして、GaInNA s半導体の三次元成長を抑制できるので、GaNA s半導体やGaInNA s半導体の結晶性を改善する作用がある。燐元素は、GaNA s半導体及びGaInNA s半導体内において局所的結晶歪みを低減し、或いは、V族元素として結晶中に取り込まれる窒素原子を増大する作用もある。GaInNA sP半導体は、非混和領域による結晶成長の困難さが生じない利点がある。

#### 【0115】

第1及び第2の実施の形態の面発光型半導体素子において、クラッド層として機能する半導体層のための材料として、GaAs半導体に格子整合する $(Al_xGa_{1-x})_yIn_{1-y}P$ 半導体(Xは0以上1以下である)或いは $Al_xGa_{1-x}As$ 半導体(Xは0以上1以下であ

る)が使用できる。これらの材料を用いると、キャリアの閉じ込め性を改善できる。一方、InP/InGaAsP長波長半導体レーザ素子における半導体材料のうち、バンドギャップが最大の材料はInPであり、そのバンドギャップ値は $2.16 \times 10^{-19}$ ジュール( $1.35 \text{ eV}$ )である。この半導体レーザ素子のクラッド層にInP半導体を使用したとしても、クラッド層と活性層とのバンドギャップ差を大きくできない。バンドギャップ差を大きくできないので、キャリアの閉じ込め特性を向上できない。

#### 【0116】

GaAs半導体に格子整合する $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ 半導体( $X$ は0以上1以下である)では、Alの組成 $X$ を変更することにより、 $3.06 \times 10^{-19}$ ジュール( $1.91 \text{ eV}$ )以上 $3.92 \times 10^{-19}$ ジュール( $2.45 \text{ eV}$ )以下の範囲でバンドギャップ値を変更できる。また、 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 半導体( $X$ は0以上1以下である)では、Alの組成 $X$ を変更することにより、 $2.27 \times 10^{-19}$ ジュール( $1.42 \text{ eV}$ )以上 $3.19 \times 10^{-19}$ ジュール( $1.99 \text{ eV}$ )以下の範囲でバンドギャップ値を変更できる。故に、InP半導体と比べると、クラッド層と活性層とのバンドギャップ差を大きくできる。故に、活性層に対するキャリアの閉じ込め性が向上できるので、面発光型半導体素子の温度特性が改善される。

#### 【0117】

また、GaInNAs半導体、GaNA s半導体、GaNA s Sb半導体、GaNA s P半導体、GaNA s Sb P半導体、GaInNAs Sb半導体、GaInNAs P半導体、及びGaInNAs Sb P半導体の少なくともいずれかの半導体材料から構成される活性層と、 $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ 半導体( $X$ は0以上1以下である)或いは $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 半導体( $X$ は0以上1以下である)から構成されるクラッド層とのバンドギャップ差は、例えば、発振波長が $1.3$ マイクロメートルとすると、活性層のバンドギャップは約 $1.53 \times 10^{-19}$ ジュール( $0.954 \text{ eV}$ )であるので、AlGaInP半導体を用いたバンドギャップ差は、最小 $1.53 \times 10^{-19}$ ジュール( $0.956 \text{ eV}$ )であり、最大 $2.4 \times 10^{-19}$ ジュール( $1.496 \text{ eV}$ )である。AlGaAs半導体を用いたバンドギャップ差は、最小 $0.75 \times 10^{-19}$ ジュール( $0.466 \text{ eV}$ )であり、最大 $1.66 \times 10^{-19}$ ジュール( $1.036 \text{ eV}$ )である。

#### 【0118】

また、発振波長が $1.55$ マイクロメートルとすると、活性層のバンドギャップは約 $1.28 \times 10^{-19}$ ジュール( $0.8 \text{ eV}$ )であるので、AlGaInP半導体を用いたバンドギャップ差は、最小 $1.78 \times 10^{-19}$ ジュール( $1.11 \text{ eV}$ )であり、最大 $2.64 \times 10^{-19}$ ジュール( $1.65 \text{ eV}$ )である。AlGaAs半導体を用いたバンドギャップ差は、最小 $0.99 \times 10^{-19}$ ジュール( $0.62 \text{ eV}$ )であり、最大 $1.91 \times 10^{-19}$ ジュール( $1.19 \text{ eV}$ )である。

#### 【0119】

また、GaAs半導体に格子整合する $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ 半導体( $X$ は0以上1以下である)及び $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 半導体( $X$ は0以上1以下である)では、Al組成の増加と共にバンドギャップは大きくなり、屈折率は小さくなる。故に、Al組成が相対的に小さい半導体をクラッド層に使用すると共にAl組成が相対的に大きい半導体を電流ブロック層に使用すれば、クラッド層の屈折率は、電流ブロック層の屈折率より大きくなる。したがって、電流ブロック層の間にある半導体領域内の等価屈折率を電流ブロック層がある領域の等価屈折率よりも高めることができ、基本モードの安定性を高めることができる。

#### 【0120】

InP半導体より大きいバンドギャップの $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ 半導体( $X$ は0以上1以下である)及び $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 半導体( $X$ は0以上1以下である)を電流ブロック半導体領域に用いれば、活性層と電流ブロック半導体領域との間のヘテロ障壁を大きくでき、キャリアの活性層内への閉じ込めが更に強化される。故に、InP系埋め込みヘテロ構造埋め込み半導体レーザ素子に比べて、閾値電流の低減、スロープ効率の増大、温度特

性の更なる改善が図られる。

#### 【0121】

さらに、面発光型半導体素子 1 及び 5 1 では、活性層は、量子井戸構造を備えることができる。量子井戸構造としては、SQW 構造及び MQW 構造が例示される。しかしながら、活性層の構造は、これらに限られない。井戸層の材料を例示すれば、活性層と同じ材料を使用でき、障壁層の材料を例示すれば、AlGaAs、GaAs または GaInAsP 半導体といった SCH 層の構成材料と同じ材料を使用できる。

#### 【0122】

また、量子井戸層と障壁層にそれぞれ、逆の方向の応力を加えることによって、素子の特性を改善することができる。例えば、量子井戸層は、GaAs 基板の格子定数よりも大きな格子定数を有する GaInNAs 半導体、GaNaSb 半導体、GaNaSbP 半導体、GaInNAsSb 半導体の少なくともいずれかの半導体材料から構成される活性層と、GaAs 基板の格子定数より小さな格子定数を有する GaNaS 半導体、GaAsP 半導体、GaInAsP 半導体、AlGaInAsP 半導体の少なくともいずれかの半導体材料から構成される障壁層との多層構造によって構成することができる。

#### 【0123】

第 1 及び第 2 の実施の形態における面発光型半導体素子においては、SCH 層は、その屈折率が活性層の屈折率とクラッド層の屈折率との間になる材料から構成される。また、活性層への良好なキャリア閉じ込めを行うために、SCH 層は、そのフォトルミネッセンス波長値が活性層のフォトルミネッセンス波長値とクラッド層のフォトルミネッセンス波長値との間になる材料から構成される。これらの要求を満たす SCH 層の半導体材料を例示すれば、クラッド層が  $(Al_xGa_{1-x})_yIn_{1-y}P$  半導体 ( $x$  は 0 以上 1 以下である) 及び  $Al_xGa_{1-x}As$  半導体 ( $x$  は 0 以上 1 以下である) であるとき、SCH 層は、 $Al_xGa_{1-x}As$  半導体 ( $x$  は 0 以上 1 以下である) 又は、GaAs 半導体に格子整合する GaInAsP 半導体から構成されることができる。SCH 層の挿入により、活性層へのキャリア閉じ込めが強まり、閾値電流の低減、温度特性の向上といった発振特性の改善が得られる。特に、活性層が極薄膜の量子井戸構造を備えるとき、SCH 層は、その機能を効果的に発揮する。

#### 【0124】

第 1 及び第 2 の実施の形態における半導体発光素子は、クラッド層と SCH 層又は活性層との間にヘテロ障壁緩和層を備えることができる。クラッド層と活性層との接合界面、及び SCH 層とクラッド層との接合界面には、両半導体材料のバンドギャップ差に依存する障壁が形成される。この障壁は、スパイク、ノッチと呼ばれ、エネルギーバンド図において楔状の形状になる。この障壁は、伝導帯の電子に対してバリア  $\Delta E_c$  となり電気抵抗として作用し、価電子帯の正孔に対してバリア  $\Delta E_v$  となり電気抵抗として作用する。例えば、 $(Al_xGa_{1-x})_yIn_{1-y}P$  クラッド層と GaAs SCH 層との接合の場合、相対的に大きなヘテロ障壁が価電子帯に形成される。このヘテロ障壁は、半導体発光素子内の電気抵抗を増大させて半導体発光素子内の発熱を増加させる。また、この障壁により、活性層へのキャリアの注入効率は低下する。特に、p 型半導体領域では、キャリアは、有効質量の大きな正孔であり、移動度が小さいので、正孔はヘテロ障壁界面に滞留して活性層への正孔の注入効率が低下する。故に、ヘテロ障壁は、高出力特性等の素子特性や、半導体発光素子の長期信頼性を損なう原因の一つになりうる。素子特性や長期信頼性が向上された半導体発光素子を得るために、ヘテロ障壁を低減することは重要である。このヘテロ障壁を小さくするために、ヘテロ障壁緩和層は役立つ。

#### 【0125】

$(Al_xGa_{1-x})_yIn_{1-y}P$  半導体 ( $x$  は 0 以上 1 以下である) 又は  $Al_xGa_{1-x}As$  半導体 ( $x$  は 0 以上 1 以下である) から構成されるクラッド層と、 $Al_xGa_{1-x}As$  半導体 ( $x$  は 0 以上 1 以下である) 又は GaAs 半導体に構成整合する  $Ga_xIn_{1-x}As_yP_{1-y}$  半導体 ( $x$  は約 0.5 以上、1 以下であり、 $y$  は 0 以上 1 以下である) から構成される SCH 層とを備える半導体発光素子においては、ヘテロ障壁緩和層の材料として、 $(Al_xGa_{1-x})$

$\text{YIn}_{1-\text{Y}}\text{P}$  半導体 ( $\text{X}$  は 0 以上 1 以下である)、 $\text{Al}_x\text{Ga}_{1-x}\text{As}$  半導体 ( $\text{X}$  は 0 以上 1 以下である)、 $\text{Ga}_x\text{In}_{1-x}\text{As}_y\text{P}_{1-y}$  半導体が例示される。

#### 【0126】

ヘテロ障壁緩和層は、半導体基板に対して格子不整 -2 パーセント以上 +2 パーセント以下であるような組成を有することができる。一般に、ヘテロ障壁緩和層の厚さは臨界膜厚に比べて薄い。例えば、ヘテロ障壁緩和層の膜厚は、5 ナノメートル以上 10 ナノメートル以下であり、5 ナノメートルが好ましい。この膜厚の範囲では、格子不整が存在しても結晶欠陥が生じにくい。また、格子不整に関する制約が緩和されるので、材料選択の幅が広がる。歪みヘテロ障壁緩和層としては、例えば、クラッド層の材料が、 $\text{GaAs}$  半導体に格子整合する  $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$  半導体 ( $\text{X}$  は 0 以上 1 以下である) 或いは  $\text{Al}_x\text{Ga}_{1-x}\text{As}$  半導体 ( $\text{X}$  は 0 以上 1 以下である) であり、SCH 半導体層の材料が  $\text{Al}_x\text{Ga}_{1-x}\text{As}$  半導体 ( $\text{X}$  は 0 以上 1 以下である) 或いは、 $\text{GaAs}$  に格子整合する  $\text{Ga}_x\text{In}_{1-x}\text{As}_y\text{P}_{1-y}$  半導体 ( $\text{X}$  は約 0.5 以上、1 以下であり、 $\text{Y}$  は 0 以上 1 以下である) であるとき、 $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$  半導体及び  $\text{Ga}_x\text{In}_{1-x}\text{As}_y\text{P}_{1-y}$  半導体を使用できる。

#### 【0127】

第 2 の実施の形態における面発光型半導体素子は、第 1 導電型半導体膜を基板上に形成して、次いで、発光領域を構成する半導体膜を第 1 導電型半導体膜上に形成して、この後に、この半導体膜上に第 2 導電型半導体膜を形成している。これらの半導体膜を形成した後に、発光領域を構成する半導体膜と第 2 導電型半導体膜とを第 1 導電型半導体膜に対して選択的にエッチングする。この選択的エッチングは、所定のエッチャントを用いることにより実現される。このエッチャントにより、第 1 導電型半導体領域はエッチングされず、発光領域を構成する半導体膜と第 2 導電型半導体膜のみがエッチングされて、リッジ型半導体部が得られる。

#### 【0128】

$\text{InP}/\text{GaInAsP}$  系長波長レーザ素子においては、リッジ形成のエッチングのために  $\text{Br}$  メタノールを標準的に用いている。 $\text{Br}$  メタノールは、下部クラッド層 (第 1 導電型半導体領域) の  $\text{InP}$  に対してエッチング選択性が無いので、リッジ形成のエッチングにおいて下部クラッド層もエッチングされる。 $\text{Br}$  メタノールは揮発性を示すので、エッチングレートは変動しやすい。また、エッチングレートは、エッチング溶液の温度、濃度、混合比のわずかな変動によって、エッチング毎に異なる。結果的に、エッチング毎に同じエッチングレートを得ることは不可能である。加えて、ウエハの周辺部と中央部とのにおけるエッチング溶液の攪拌速度の差に起因して、ウエハ面内においてエッチングレートの無視できない差が生じる。つまり、ウエハ面におけるリッジの深さのばらつきに加えて、エッチング溶液を使用した回数に応じてエッチングレートも変動する。 $\text{Br}$  メタノールは、リッジ深さに応じてサイドエッチング量が非線形に変動するので、リッジ深さのばらつきは、活性層形状の制御を困難にし、活性層形状のばらつきを生じさせる。活性層幅形状のばらつきにより、レーザ特性の再現性及び均一性が悪くなる。

#### 【0129】

しかしながら、第 2 の実施の形態における面発光型半導体素子によれば、例えば、クラッド層の材料が、 $\text{GaAs}$  半導体に格子整合する  $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$  半導体 ( $\text{X}$  は 0 以上 1 以下である) であり、SCH 半導体層の材料が  $\text{Al}_x\text{Ga}_{1-x}\text{As}$  半導体 ( $\text{X}$  は 0 以上 1 以下である) 或いは、 $\text{GaAs}$  に格子整合する  $\text{Ga}_x\text{In}_{1-x}\text{As}_y\text{P}_{1-y}$  半導体 ( $\text{X}$  は約 0.5 以上、1 以下であり、 $\text{Y}$  は 0 以上 1 以下である) であり、活性層が、窒素を含む III-V 族半導体材料 (例えば、 $\text{GaInNAs}$  半導体、 $\text{GaNA s}$  半導体、 $\text{GaNA s Sb}$  半導体、 $\text{GaNA s P}$  半導体、 $\text{GaNA s Sb P}$  半導体、 $\text{GaInNAs Sb}$  半導体、 $\text{GaInNAs P}$  半導体、 $\text{GaInNAs Sb P}$  半導体) であるとき、所定のエッチング溶液 (例えば、燐酸系エッチャント) を用いて、下部クラッド層に対して SCH 層及び活性層のための半導体膜を選択的にエッチングでき、これにより第 2 の実施の形態の埋め込みヘテロ構造の面発光型半導体素子を得ることができる。第 2 の実施の形態における半導体発

光素子によれば、活性層又はSCH層の下地の半導体層がエッチング停止層として機能する。故に、リッジ深さに関して、良好な再現性及び面内均一性を得ることができる。その結果、活性層形状の再現性及び面内均一性が一段と向上する。したがって、半導体発光素子の発光特性の再現性及び面内均一性も達成される。さらに、半導体発光素子は、その内部抵抗を低減するために、 $(Al_xGa_{1-x})_yIn_{1-y}P$ 半導体( $x$ は0以上1以下である)又は $Al_xGa_{1-x}As$ 半導体( $x$ は0以上1以下である)、 $Ga_xIn_{1-x}As_yP_{1-y}$ 半導体から構成されるヘテロ障壁緩和層を含むことができる。

#### 【0130】

以上説明したように、第1及び第2の実施の形態における面発光型半導体素子によれば、 $InGaAsP/InP$ 系面発光型半導体素子において達成できなかったいくつかの技術的な課題が解決される。例えば、 $InGaAsP/InP$ 系半導体レーザ素子において生じていた高温特性上の課題が解決される。故に、 $InGaAsP$ 半導体及び $InP$ 半導体から成る面発光型半導体素子の温度特性より優れた温度特性の面発光型半導体素子が提供される。

#### 【0131】

以上説明したように、本発明の実施の形態の面発光型半導体素子によれば、電流閉じ込め機構がリソグラフィで形成できるので、位置精度、再現性、形状の制御、均一性などが従来技術に比して改善されると共に、ウエハ加工時のストレスも低減できることにより信頼性も改善できる。また、活性層と電流ブロック層との大きなエネルギー障壁によって良好な電流閉じ込めが実現可能となり、さらに、活性層とクラッド層とのエネルギー障壁も $InGaAsP$ 半導体からなる半導体発光素子に比較してより大きくできることから、より温度特性の優れた面発光型半導体素子が提供される。

#### 【図面の簡単な説明】

#### 【0132】

【図1】図1は、第1の実施の形態の半導体発光素子を示す斜視図である。

【図2】図2(a)は、図1に示されたI-I線に沿った断面図である。図2(b)は、図2(a)に示されたII-II線に沿ったバンドギャップを示す図面である。図2(c)は、図2(a)に示されたIII-III線に沿ったバンドギャップを示す図面である。図2(d)は、図2(a)に示されたIII-III線に沿った屈折率を示す図面である。

【図3】図3(a)は、本発明の面発光型半導体素子の变形例を示す断面図である。図3(b)は、図3(a)に示されたIV-IV線に沿ったバンドギャップを示す図面である。

【図4】図4(a)は、本発明の面発光型半導体素子の变形例を示す断面図である。図4(b)は、図4(a)に示されたV-V線に沿ったバンドギャップを示す図面である。図4(c)は、図4(a)に示されたV-V線に相当する線に沿って取られた別の面発光型半導体素子のバンドギャップを示す図面である。

【図5】図5は、本発明の面発光型半導体素子の变形例を示す断面図である。

【図6】図6は、第2の実施の形態の半導体発光素子を示す斜視図である。

【図7】図7(a)は、図6に示されたVI-VI線に沿った断面図である。図7(b)は、図7(a)に示されたVII-VII線に沿ったバンドギャップを示すダイアグラムである。図7(c)は、図7(a)に示されたVIII-VIII線に沿ったバンドギャップを示すダイアグラムである。図7(d)は、図7(a)に示されたVIII-VIII線に沿った屈折率を示すダイアグラムである。

【図8】図8(a)は、本発明の面発光型半導体素子の变形例を示す断面図である。図8(b)は、図8(a)に示されたIX-IX線に沿った面発光型半導体素子のバンドギャップを示す図面である。

【図9】図9(a)は、本発明の面発光型半導体素子の变形例を示す断面図である。図9(b)は、図9(a)に示されたX-X線に沿った面発光型半導体素子のバンドギャップを示す図面である。図9(c)は、図9(a)に示されたX-X線に相当する線に沿って取られた別の面発光型半導体素子のバンドギャップを示す図面である。

【図10】図10は、本発明の面発光型半導体素子の変形例を示す断面図である。

【図11】図11(A)および図11(B)は、面発光型半導体素子の変形例を示す図面である。


【符号の説明】

【0133】

1、1a、1b、1c、1d…面発光型半導体素子、2…第1のDBR部、3…第1導電型半導体領域、5…活性層、7…第2導電型半導体層、9…電流ブロック半導体領域、11…基板、15…第2のDBR部、17…コンタクト層、21、23…電極、25、27…SCH層、29、31…ヘテロ障壁緩和層、51、51a、51b、51c…面発光型半導体素子、52…第1のDBR部、53…第1導電型半導体領域、55…活性層、57…第2導電型半導体層、59…電流ブロック半導体領域、61…基板、65…第2のDBR部、67…コンタクト層、71、73…電極、75、77…SCH層、79、81…ヘテロ障壁緩和層





【図 2】









【図 3】




【図 4】




【図 5】




【図 6】




【図 7】



【図 8】




(a)



(b)




【図 10】





【図 11】



## 【書類名】 要約書

## 【要約】

【課題】 良好な電流閉じ込めを実現可能な面発光型半導体素子を提供する。

【解決手段】 第1導電型半導体領域3は、GaAs半導体領域上に設けられている。活性層5は、第1導電型半導体領域3上に設けられている。第2導電型半導体層7は、活性層5上に設けられている第1のDBR部2では、第1のDBR半導体層2aおよび第2のDBR半導体2bが交互に配列されている。第2のDBR部15では、第3のDBR半導体層15aおよび第4のDBR半導体15bが交互に配列されている。第1導電型半導体領域3、活性層5および第2導電型半導体層7は、第1のDBR半導体部2と第2のDBR半導体部15との間に設けられている。電流ブロック半導体領域9は、第1導電型半導体領域3の側面3a上、活性層5の側面5a上及び第2導電型半導体層9の側面9a上に設けられている。活性層5は、V族として少なくとも窒素元素を含むIII-V系化合物半導体から構成されている。

【選択図】 図1

特願 2 0 0 3 - 2 8 3 0 5 5

出 願 人 履 歴 情 報

識別番号

[ 0 0 0 0 0 2 1 3 0 ]

1. 変更年月日

1 9 9 0 年 8 月 2 9 日

[変更理由]

新規登録

住 所

大阪府大阪市中央区北浜四丁目 5 番 3 3 号

氏 名

住友電気工業株式会社